Docket No. 243325US2S

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Shinichiro SHIRATAKE		GAU:
SERIAL NO: NEW APPLICATION		EXAMINER:
FILED: HEREWITH		
FOR: COLUMN SELI	ECT CIRCUIT OF FERROELECTRIC M	MEMORY
REQUEST FOR PRIORITY		
COMMISSIONER FOR PATE ALEXANDRIA, VIRGINIA		
SIR:		
☐ Full benefit of the filing deprovisions of 35 U.S.C. §	ate of U.S. Application Serial Number 120.	, filed , is claimed pursuant to the
☐ Full benefit of the filing d §119(e):	ate(s) of U.S. Provisional Application(s) <u>Application No.</u>	is claimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>
Applicants claim any righthe provisions of 35 U.S.C		ations to which they may be entitled pursuant to
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:		
COUNTRY Japan	<u>APPLICATION NUMBER</u> 2003-114723	MONTH/DAY/YEAR April 18, 2003
Certified copies of the corresponding are submitted herewith	onding Convention Application(s)	
☐ will be submitted prior to payment of the Final Fee		
☐ were filed in prior app		
Receipt of the certified	International Bureau in PCT Application d copies by the International Bureau in a enced by the attached PCT/IB/304.	n Number timely manner under PCT Rule 17.1(a) has been
☐ (A) Application Seria	No.(s) were filed in prior application Se	erial No. filed ; and
☐ (B) Application Serial		
☐ are submitted h		
☐ will be submitted prior to payment of the Final Fee		
		Respectfully Submitted,
		OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.
		Marvin J. Spivak
Customer Number		Registration No. 24,913
22850		C. Irvin McClelland
Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)		Registration Number 21,124

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 4月18日

出 願 番 号 Application Number:

特願2003-114723

[ST. 10/C]:

[J P 2 0 0 3 - 1 1 4 7 2 3]

出 願 人
Applicant(s):

株式会社東芝

2003年 9月 2日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

A000300936

【提出日】

平成15年 4月18日

【あて先】

特許庁長官 殿

【国際特許分類】

G11C 11/408

G11C 11/22

【発明の名称】

強誘電体メモリ

【請求項の数】

14

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

白武 慎一郎

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】

100088683

【弁理士】

【氏名又は名称】 中村 誠

Am. . . •

【選任した代理人】

73

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 強誘電体メモリ

【特許請求の範囲】

【請求項1】 強誘電体の分極状態に応じてデータを記憶するメモリセルと

前記メモリセルに接続された第1のビット線と、

前記第1のビット線に接続されたセンスアンプと、

データが転送される第1のデータ線と、

電流通路が前記第1のビット線と前記第1のデータ線との間に接続され、カラム選択信号で制御されるPチャネル型MOSトランジスタで形成された第1のカラム選択ゲートとを具備し、

前記第1のデータ線を0Vに設定した状態で、前記メモリセルから前記第1の ビット線にデータを読み出し、前記センスアンプで増幅して保持し、カラム選択 信号をロウレベルに設定して、前記第1のビット線から前記第1のカラム選択ゲ ートを介して前記第1のデータ線に転送する

ことを特徴とする強誘電体メモリ。

【請求項2】 各々が強誘電体の分極状態に応じてデータを記憶する複数のメモリセルを備えた複数のメモリセルアレイを備え、

前記複数のメモリセルアレイの各々は、

前記複数のメモリセルにそれぞれ接続された複数の第1のビット線と、

前記複数の第1のビット線にそれぞれ接続された複数のセンスアンプと、

データが転送される第1のデータ線と、

電流通路が前記複数の第1のビット線と前記第1のデータ線との間にそれぞれ接続され、各々がカラム選択信号で制御される複数のPチャネル型MOSトランジスタで形成されたカラム選択回路とを具備し、

前記第1のデータ線を0Vに設定した状態で、前記複数のメモリセルから前記 複数の第1のビット線にそれぞれデータを読み出し、カラム選択信号をロウレベ ルに設定して前記複数のPチャネル型MOSトランジスタのゲートにそれぞれ供 給し、前記複数のセンスアンプでそれぞれ増幅して保持した電位を、前記複数の 第1のビット線から前記カラム選択回路を介して選択的に前記第1のデータ線に 転送する

ことを特徴とする強誘電体メモリ。

【請求項3】 前記カラム選択信号は、異なる前記メモリセルアレイ中に設けられたカラム選択回路中の前記複数のPチャネル型MOSトランジスタのゲートに供給されることを特徴とする請求項2に記載の強誘電体メモリ。

【請求項4】 前記センスアンプに接続され、前記メモリセルからのデータの読み出し時に、参照電位に設定される第2のビット線を更に具備し、前記センスアンプは、前記第1,第2のビット線間の電位差を増幅して保持することを特徴とする請求項1乃至3いずれか1つの項に記載の強誘電体メモリ。

【請求項 5 】 前記参照電位は、前記第 1 のビット線に" 1" データが読み出された場合と" 0" データが読み出された場合の中間の電位であることを特徴とする請求項 4 に記載の強誘電体メモリ。

【請求項6】 前記第1のデータ線に対して互いに相補的なデータが転送される第2のデータ線と、電流通路が前記第2のビット線と前記第2のデータ線との間に接続され、前記カラム選択信号で制御されるPチャネル型MOSトランジスタで形成された第2のカラム選択ゲートとを更に具備することを特徴とする請求項4または5に記載の強誘電体メモリ。

【請求項7】 電流通路が前記第1のデータ線と接地点間に接続され、データ線プリチャージ信号でオン/オフ制御されるNチャネル型の第1のMOSトランジスタと、電流通路が前記第2のデータ線と接地点間に接続され、前記データ線プリチャージ信号でオン/オフ制御されるNチャネル型の第2のMOSトランジスタとを更に具備することを特徴とする請求項6に記載の強誘電体メモリ。

【請求項8】 前記第1,第2のデータ線に接続されるI/O回路を更に具備することを特徴とする請求項6または7に記載の強誘電体メモリ。

【請求項9】 前記メモリセルは、1つの強誘電体キャパシタと1つのセルトランジスタで構成されることを特徴とする請求項1乃至8いずれか1つの項に記載の強誘電体メモリ。

【請求項10】 前記第1のビット線と交差する方向に配置されるワード線

と、前記第1のビット線と交差する方向に配置されるプレート線とを更に具備し 、

前記セルトランジスタの電流通路の一端は前記第1のビット線に接続され、他端は前記強誘電体キャパシタの一方の電極に接続され、ゲートは前記ワード線に接続され、

前記強誘電体キャパシタの他方の電極は、前記プレート線に接続されることを 特徴とする請求項9に記載の強誘電体メモリ。

【請求項11】 前記第2のビット線に接続され、参照電位を生成するダミーセルを更に具備することを特徴とする請求項10に記載の強誘電体メモリ。

【請求項12】 前記第1のビット線と交差する方向に配置されるダミーワード線を更に具備し、

前記ダミーセルは、電流通路の一端が前記第2のビット線に接続され、他端が 基準電圧源に接続され、ゲートが前記ダミーワード線に接続されたNチャネル型 の第3のMOSトランジスタを含むことを特徴とする請求項11に記載の強誘電 体メモリ。

【請求項13】 前記メモリセルは、第1,第2の強誘電体キャパシタと第1,第2のセルトランジスタで構成され、前記2つの強誘電体キャパシタには相補的にデータが記憶されることを特徴とする請求項4、6乃至8いずれか1つの項に記載の強誘電体メモリ。

【請求項14】 前記第1,第2のビット線と交差する方向に配置されるワード線と、前記第1,第2のビット線と交差する方向に配置されるプレート線とを更に具備し、

前記第1のセルトランジスタの電流通路の一端は前記第1のビット線に接続され、他端は前記第1の強誘電体キャパシタの一方の電極に接続され、ゲートは前記ワード線に接続され、

前記第2のセルトランジスタの電流通路の一端は前記第2のビット線に接続され、他端は前記第2の強誘電体キャパシタの一方の電極に接続され、ゲートは前記ワード線に共通接続され、

前記第1, 第2の強誘電体キャパシタの他方の電極は、前記プレート線に共通

接続されることを特徴とする請求項13に記載の強誘電体メモリ。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

この発明は、強誘電体の分極状態に応じてデータを記憶する強誘電体メモリに 関するもので、特にセンスアンプからデータ線にデータを選択的に転送するカラ ム選択回路に係る。

[0002]

【従来の技術】

強誘電体メモリの読み出しアクセスは、DRAMと同様にメモリセルからビット線にデータを転送し、それをセンスアンプで増幅することによって行われる。 図7は、このような強誘電体メモリの読み出し動作に関係する要部を抽出して示す回路図である。ビット線対BL,/BLには、セルトランジスタCTと強誘電体キャパシタFCとを有するメモリセルMCと、トランジスタDCTからなるダミーセルDMCとが接続されている。上記セルトランジスタCTとトランジスタDCTは、Nチャネル型のMOSトランジスタ (NMOSトランジスタ) である。上記セルトランジスタCTの電流通路の一端はビット線BLに接続され、その他端は上記強誘電体キャパシタFCの一方の電極に接続され、ゲートはワード線WLに接続される。上記強誘電体キャパシタFCの他方の電極は、プレート線PLに接続されている。上記トランジスタDCTの電流通路の一端はビット線/BLに接続され、その他端は基準電圧源VREFに接続され、ゲートはダミーワード線DWLに接続される。

[0003]

また、上記ビット線対BL、/BLと接地点VSS間にはそれぞれ、ビット線プリチャージ用のNMOSトランジスタQ1、Q2の電流通路が接続されている。これらNMOSトランジスタQ1、Q2のゲートには、ビット線プリチャージ信号BLPREが供給される。

[0004]

更に、上記ビット線対BL,/BL間には、上記メモリセルMCのデータを増

幅して保持するセンスアンプSAが設けられている。このセンスアンプSAはN MOSトランジスタQ3 \sim Q5 EP チャネル型MOS トランジスタ (PMOS ト ランジスタ)Q6~Q8で構成されており、センスアンプイネーブル信号SEN , / SEPで動作が制御される。上記NMOSトランジスタQ3, Q4の電流通 路は、上記ビット線対BL,/BL間に直列接続される。これらNMOSトラン ジスタQ3、Q4の電流通路の接続点と接地点VSS間には、NMOSトランジ スタQ5の電流通路が接続される。このNMOSトランジスタQ5のゲートには 、センスアンプイネーブル信号SENが供給されてオン/オフ制御される。また 、上記PMOSトランジスタQ6、Q7の電流通路は、上記ビット線対BL, / BL間に直列接続される。これらNMOSトランジスタQ6, Q7の電流通路の 接続点と電源VDD間には、PMOSトランジスタQ8の電流通路が接続される 。このNMOSトランジスタQ8のゲートには、センスアンプイネーブル信号/ SEPが供給されてオン/オフ制御される。上記NMOSトランジスタQ3、Q 4のゲートは、PMOSトランジスタQ6. Q7の電流通路の接続点に接続され る。上記PMOSトランジスタQ6,Q7のゲートは、NMOSトランジスタQ 3, Q4の電流通路の接続点に接続される。

[0005]

上記ビット線BLとデータ線DQとの間にはNMOSトランジスタQ9の電流 通路が接続され、上記ビット線/BLとデータ線/DQとの間にはNMOSトランジスタQ10の電流通路が接続される。これらNMOSトランジスタQ9,Q10は、カラム選択ゲートとして働くもので、ゲートにはカラム選択信号CSが 供給される。

[0006]

上記データ線対DQ, /DQ間には、PMOSトランジスタQ11, Q12の電流通路が直列接続されている。これらPMOSトランジスタQ11, Q12の電流通路の接続点には電源VDDが接続され、ゲートにはデータ線プリチャージ信号/DQPREが供給される。

$[0\ 0\ 0\ 7]$

そして、上記データ線対DQ、/DQに接続されたI/O回路IOCによって

メモリセルMCから読み出したデータの出力、またはメモリセルMCへ書き込む データの入力を行うようになっている。

[0008]

なお、破線で示したキャパシタC1, C2は、上記データ線対DQ, $\angle DQ$ の寄生容量である。

[0009]

図8は、上記図7に示した回路部の動作波形を示すタイミングチャートである。まず、ビット線プリチャージ信号BLPREをハイレベル("H"レベル)にしてNMOSトランジスタQ1、Q2をオンさせることにより、ビット線対BL、/BLをロウレベル("L"レベル)の状態に設定する(タイミング t A)。ここでは、ビット線対BL、/BLを"L"レベルに設定する動作を、便宜上プリチャージと称する。

[0010]

次に、ワード線WLとプレート線PLを"L"レベルから"H"レベルに立ち上げて(タイミング t B)、強誘電体キャパシタ(メモリセルキャパシタ)FCに電圧を印加することにより、メモリセルキャパシタFC中の強誘電体膜の分極状態に応じたデータをビット線BLに転送する。メモリセルキャパシタFCに"1"データが記憶されている場合には、上記読み出し動作によってPL=VAA,BL=0Vとなった際に分極反転が起こって電荷がビット線BLに転送される。これに対し、"0"データが記憶されている場合は、分極反転が起こらないため電荷はビット線BLには転送されない。

[0011]

上記メモリセルMCからの読み出し動作と同時に、ダミーワード線DWLが "H"レベルとなって基準電圧源VREFの参照電位が、上記ビット線BLと相補の関係にあるビット線(参照ビット線)/BLに印加される。これによって、ビット線/BLの電位は、 "1" データが読み出された場合と "0" データが読み出された場合の中間の電位に設定される。

[0012]

そして、センスアンプイネーブル信号SENが"H"レベル、/SEPが"L

"レベルとなってセンスアンプSAが活性化されると(タイミングtC)、ビッ ト線BLと参照ビット線/BLの電位差が増幅されて保持される。この結果、メ モリセルMCから"1"データが読み出された場合は、ビット線BLの電位がV AA、参照ビット線/BLの電位が0Vになる。一方、"0"データが読み出さ れた場合は、ビット線BLの電位が0V、参照ビット線/BLの電位がVAAに なる。

$[0\ 0\ 1\ 3]$

ビット線BL上に"0"データが読み出された場合は、ビット線BLの電位が 0 V、プレート線PLの電位がVAAなので、メモリセルキャパシタFCに-V AAの電圧が与えられ、"0"のデータがメモリセルキャパシタFCに再書き込 みされる (タイミング t D)。一方、ビット線BL上に"1"データが読み出さ れた場合は、後にプレート線PLの電位が0Vとなると、PL=0V, BL=VAAとなってメモリセルキャパシタFCに+VAAの電圧が与えられ、"1"の データが再書き込みされる(タイミング t F)。

$[0\ 0\ 1\ 4]$

センスアンプSAによって増幅され保持されていたデータは、カラム選択信号 CSが活性化した時点 (タイミング tE) で、NMOSトランジスタQ9, Q1 0がオンすることにより、データ線対DQ、/DQに転送される。そして、これ らデータ線対DQ. $\angle DQ$ の電位に応じたデータが $I\angle O$ 回路IOCから出力さ ・れる。

$[0\ 0\ 1\ 5]$

上記のようにカラム選択ゲートをNMOSトランジスタQ9,Q10のみで構 成し、データ線対DQ, /DQが"H"レベルにプリチャージされた場合、通常 はデータ線DQと/DQの両方が電源(電位VAA)に接続されていても(寄生 容量無限大と同義)、センスアンプSAにラッチされたデータが破壊されること はない。これはNMOSトランジスタQ9、Q10のしきい値電圧が有限の大き さを持つためであり、データ線対DQ,/DQの電位VAAによってセンスアン プSAでラッチされている"0"データを完全にVAAレベルまで引き上げるこ とができないためである。すなわち、データ線DQまたは/DQとビット線BL

または参照ビット線/BLが電位VAA付近のレベルにある場合には、それらが 完全には導通しない特性を利用してデータの破壊を防ぐ構成になっている。

[0016]

ところが、 "H" レベルにプリチャージされたデータ線DQがNMOSトランジスタQ9からなるカラム選択ゲートを介してビット線BLに接続されるため、センスアンプSAで増幅されたビット線対BL、/BLの電位のうち "L" レベル側、すなわち0Vとなっている側の電位が Δ Vだけ高くなってしまう。

[0017]

このとき、図9に示すように、メモリセルキャパシタFCに印加される電圧は、プレート線PLの電位がVAA、ビット線BLの電位がVSS (0V) + ΔV であるので、- ($VAA-\Delta V$) となり、理想的な "0" データの書き込み電圧である- VAAよりも小さくなってしまう。

[0018]

メモリセルMCに理想的な書き込み電圧-VAAを与えるためには、カラム選択信号CSが非活性となってビット線BLの電位が再び0Vに戻ってからプレート線PLの電位を0Vにすることが考えられる。ところが、ビット線BLの電位が ΔV から0Vに戻るまでの時間が強誘電体メモリのサイクル時間に加算されることになるため性能が悪くなってしまう。

[0019]

上述したような問題を回避するために、カラム選択ゲートをCMOS型のトランスファゲート、すなわちNMOSトランジスタとPMOSトランジスタの電流 通路を並列接続して設けることが提案されている(例えば特許文献 1 参照)。

[0020]

この構成は、カラム選択ゲートの電流駆動能力が高くなるため、センスアンプ SAでラッチされたデータをデータ線対DQ, /DQに転送する速度が高く、高 速メモリの用途に適している。

$[0\ 0\ 2\ 1]$

ところがその反面、素子数や制御信号線の数が多くなるためレイアウト面積及 び制御回路の消費電力が大きくなる。また、PMOSトランジスタとNMOSト ランジスタが組み合わさっているため、ビット線対BL、/BLとデータ線対DQ、/DQのいかなる電位の組み合わせにおいてもそれらが常に導通してしまい、不感帯が存在しないため動作が不安定になる。このため、データ線対DQ、/DQの寄生容量C1、C2がビット線対BL、/BLの容量よりも充分小さくなければ、データ線対DQ、/DQの初期電位によってビット線対BL、/BLにラッチされているデータが破壊されてしまう可能性がある。従って、データ線対DQ、/DQを多くのセンスアンプSAによって共有することができず、レイアウト面積の増大を招き、大容量メモリに適用することが困難である。

$[0\ 0\ 2\ 2]$

【特許文献1】

特開平8-273372号公報

[0023]

【発明が解決しようとする課題】

上記のように従来の強誘電体メモリは、メモリセルから読み出されたデータを 再書き込みする際にデータが劣化し、データの読み出しマージンを確保できない 、という問題があった。

[0024]

また、この問題を解決しようとすると、素子数や制御信号線の数が多くなるためレイアウト面積が増大し、制御回路の消費電力も大きくなる、という問題があった。

[0025]

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、サイクル時間の長時間化やレイアウト面積の増大を招くことなく、メモリセルから読み出されたデータを再書き込みする際のデータの劣化を防ぐことができ、データの読み出しマージンを確保できる強誘電体メモリを提供することにある

[0026]

【課題を解決するための手段】

この発明の一態様によると、強誘電体の分極状態に応じてデータを記憶するメ

モリセルと、前記メモリセルに接続された第1のビット線と、前記第1のビット線に接続されたセンスアンプと、データが転送される第1のデータ線と、電流通路が前記第1のビット線と前記第1のデータ線との間に接続され、カラム選択信号で制御されるPチャネル型MOSトランジスタで形成された第1のカラム選択ゲートとを具備し、前記第1のデータ線を0Vに設定した状態で、前記メモリセルから前記第1のビット線にデータを読み出し、前記センスアンプで増幅して保持し、カラム選択信号をロウレベルに設定して、前記第1のビット線から前記第1のカラム選択ゲートを介して前記第1のデータ線に転送する強誘電体メモリが提供される。

[0027]

上記のような構成によれば、第1のカラム選択ゲートをPチャネル型MOSトランジスタのみで形成するので、第1のビット線と第1のデータ線がそれぞれ0V(VSS)付近の電位にあるときにPチャネル型MOSトランジスタが導通しない特性を利用して、第1のビット線から第1のデータ線にデータを転送する際のデータの破壊を防ぐことができる。また、第1のカラム選択ゲートをPチャネル型MOSトランジスタとNチャネル型MOSトランジスタを組み合わせて用いる場合に比べて、素子数や制御信号線の数を低減できるので、レイアウト面積を小さくでき、制御回路の消費電力の増大も抑制できる。

[0028]

従って、サイクル時間の長時間化やレイアウト面積の増大を招くことなく、メ モリセルから読み出されたデータを再書き込みする際のデータの劣化を防ぐこと ができ、データの読み出しマージンを確保できる。

$[0\ 0\ 2\ 9]$

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。

「第1の実施の形態]

図1は、この発明の第1の実施の形態に係る強誘電体メモリについて説明する ためのもので、強誘電体メモリの読み出し動作に関係する要部を抽出して示す回 路図である。

[0030]

ビット線対BL、/BLには、セルトランジスタCTと強誘電体キャパシタFCとを有するメモリセルMCと、Nチャネル型MOSトランジスタDCTからなるダミーセルDMCとが接続されている。上記セルトランジスタCTとトランジスタDCTは、NMOSトランジスタである。上記セルトランジスタCTの電流通路の一端はビット線BLに接続され、その他端は上記強誘電体キャパシタFCの一方の電極に接続され、ゲートはワード線WLに接続される。上記強誘電体キャパシタFCの他方の電極は、プレート線PLに接続される。上記トランジスタDCTの電流通路の一端は参照ビット線/BLに接続され、その他端は基準電圧源VREFに接続され、ゲートはダミーワード線DWLに接続されている。

[0031]

上記ビット線対BL、/BLと接地点VSS間にはそれぞれ、ビット線プリチャージ用のNMOSトランジスタQ1、Q2の電流通路が接続されている。これらNMOSトランジスタQ1、Q2のゲートには、ビット線プリチャージ信号BLPREが供給される。

[0032]

また、上記ビット線対BL、/BL間には、上記メモリセルMCのデータを増幅して保持するセンスアンプSAが設けられている。このセンスアンプSAはNMOSトランジスタQ3~Q5とPMOSトランジスタQ6~Q8とで構成されており、センスアンプイネーブル信号SEN、/SEPで動作が制御される。上記NMOSトランジスタQ3、Q4の電流通路は、上記ビット線対BL、/BL間に直列接続される。これらNMOSトランジスタQ3、Q4の電流通路の接続点と接地点VSS間には、NMOSトランジスタQ5の電流通路が接続される。このNMOSトランジスタQ5のゲートには、センスアンプイネーブル信号SENが供給されてオン/オフ制御される。また、上記PMOSトランジスタQ6、Q7の電流通路は、上記ビット線対BL、/BL間に直列接続される。これらNMOSトランジスタQ6、Q7の電流通路の接続点と接地点VSS間には、PMOSトランジスタQ8の電流通路が接続される。このNMOSトランジスタQ8のでートには、センスアンプイネーブル信号/SEPが供給されてオン/オフ制

御される。上記NMOSトランジスタQ3, Q4のゲートは、PMOSトランジスタQ6, Q7の電流通路の接続点に接続される。上記PMOSトランジスタQ6, Q7のゲートは、NMOSトランジスタQ3, Q4の電流通路の接続点に接続される。

[0033]

上記ビット線BLとデータ線DQとの間には、PMOSトランジスタQ13の電流通路が接続され、上記参照ビット線/BLとデータ線/DQとの間にはPMOSトランジスタQ14の電流通路が接続される。これらPMOSトランジスタQ13,Q14のゲートには、カラム選択信号(センスアンプSAに保持されたデータを選択的にデータ線対DQ,/DQに転送するための活性化信号)/CSが供給される。

[0034]

更に、上記データ線対DQ, \angle DQ間には、NMOSトランジスタQ15,Q16の電流通路が直列接続される。これらNMOSトランジスタQ15,Q16の電流通路の接続点には接地点VSSが接続され、ゲートにはデータ線プリチャージ信号DQPREが供給される。これらデータ線対DQ, \angle DQには、破線で示すような寄生容量(キャパシタC1,C2で等価的に表す)が付随している。

[0035]

また、上記データ線対DQ, /DQには、I/O回路IOCが接続されており、このI/O回路IOCによってメモリセルMCから読み出したデータの出力、またはメモリセルMCへ書き込むデータの入力を行うようになっている。

[0036]

図1から明らかなように、本実施の形態においては、従来、NMOSトランジスタQ9,Q10で構成していたカラム選択ゲート(CSLゲート)を、PMOSトランジスタQ13,Q14で構成している。また、従来はPMOSトランジスタQ11,Q12で構成していたデータ線対DQ,/DQのプリチャージ用トランジスタをNMOSトランジスタQ15,Q16で構成している。そして、上記カラム選択ゲートとしてのPMOSトランジスタQ13,Q14のゲートにカラム選択信号/CS(信号CSと逆相の信号)を供給してオン/オフ制御し、上

記データ線対プリチャージ用のNMOSトランジスタQ15, Q16のゲートにデータ線プリチャージ信号DQPRE(信号/DQPREと逆相の信号)を供給してオン/オフ制御するようになっている。

[0037]

次に、上記のような構成において動作を説明する。図2は、本実施の形態の動作波形を示すタイミングチャートである。メモリセルMCの記憶データをビット線BL上に読み出す動作は、図7に示した回路と同様である。すなわち、まず、ビット線プリチャージ信号BLPREを"H"レベルにしてNMOSトランジスタQ1,Q2をオンさせることにより、ビット線対BL,/BLを"L"レベルの状態に設定する(タイミング t A)。次に、ワード線WL、プレート線PL及びダミーワード線DWLを"L"レベルから"H"レベルに立ち上げて(タイミング t B)強誘電体キャパシタ(メモリセルキャパシタ)FCに電圧を印加する。これによって、メモリセルキャパシタFCの分極状態に応じたデータがビット線BLに転送される。メモリセルキャパシタFCに"1"データが記憶されている場合には、上記読み出し動作によってPL=VAA,BL=0Vとなった際に分極反転が起こって電荷がビット線BLに転送される。これに対し、"0"データが記憶されている場合は、分極反転が起こらないため電荷はビット線BLには転送されない。

[0038]

上記ダミーワード線DWLの"H"レベルによって、上記メモリセルMCからの読み出し動作と同時に、基準電圧源VREFの参照電位が上記ビット線BLと相補の関係にある参照ビット線/BLに印加される。これによって、参照ビット線/BLの電位は、参照電位、すなわちビット線BLに"1"データが読み出された場合と"0"データが読み出された場合の中間の電位に設定される。

[0039]

そして、センスアンプイネーブル信号SENが"H"レベル、/SEPが"L"レベルとなってセンスアンプSAが活性化されると(タイミング t C)、ビット線BLと参照ビット線/BLの電位差が増幅される。この結果、メモリセルMCから"1"データが読み出された場合は、ビット線BLの電位がVAA、参照

ビット線/BLの電位が0Vになる。一方、"0"データが読み出された場合は、ビット線BLの電位が0V、参照ビット線/BLの電位がVAAになる。

[0040]

ビット線BL上に"0"データが読み出された場合は、ビット線BLの電位が 0 V、プレート線PLの電位が V A A なので、メモリセルキャパシタF C に - V A A の電圧が与えられ、"0"のデータがメモリセルキャパシタF C に再書き込みされる(タイミング t D)。一方、ビット線BL上に"1"データが読み出された場合は、後にプレート線PLの電位が 0 V となると、PL = 0 V,BL = V A A となってメモリセルキャパシタF C に + V A A の電圧が与えられ、"1"のデータが再書き込みされる(タイミング t F)。

$[0\ 0\ 4\ 1]$

センスアンプSAによって増幅され保持されているデータは、カラム選択信号 / CSが活性化した時点(タイミング t E)で、カラム選択ゲートとしてのPM OSトランジスタQ13, Q14がオンすることにより、データ線対DQ, / D Qに転送される。

[0042]

データ線対DQ, / DQは、データ線プリチャージ信号DQPREの"L"レベルによって0 Vに設定される。カラム選択信号/ C Sは通常"H"レベルになっており、活性化した際に"L"レベルとなる。カラム選択信号が活性化すると、PMOSトランジスタQ13,Q14を介してビット線対BL,/BLとデータ線対DQ,/DQが接続される。データ線対DQ,/DQは0 Vに設定されているため、ビット線対BL,/BLの電位のうち"H"レベル側の電位がVAAから Δ Vだけ引き下げられてVAA $-\Delta$ Vとなる。一方、PMOSトランジスタQ13,Q14のしきい値電圧は0 Vよりも大きいため、"L"レベル側のビット線の電位は0 Vのままとなる。

[0043]

従って、本実施の形態においては、図3 (a)に示すように、データ読み出し 後のメモリセルキャパシタFCへの"0"データの再書き込みは、カラム選択ゲートQ13、Q14の活性化にかかわらずビット線BLの電位が0V、プレート 線PLの電位がVAAとなり、メモリセルキャパシタFCに理想的な-VAAの電圧が与えられる。

[0044]

一方、データ読み出し後の"1"データの再書き込みは、図3(b)に示すように従来と同様であり、プレート線PLの電位が0Vになってから行われる。このときには、カラム選択ゲートQ13,Q14は活性化しないため、"1"データの書き込みによってメモリセルキャパシタに与えられる電圧は理想的な+VAAとなり、カラム選択ゲートQ13,Q14の活性化などによる信号量の減少はない。

$[0\ 0\ 4\ 5]$

上述したように、カラム選択ゲートをPMOSトランジスタのみで形成してデータ線対DQ, /DQを"L"(VSS)レベルにプリチャージ(初期設定)する構成では、PMOSトランジスタのしきい値電圧が有限であればセンスアンプSAにラッチされたデータが破壊されることはない。すなわち、図1に示した回路構成の場合には、PMOSトランジスタQ13,Q14のしきい値電圧によってデータ線対DQ, /DQとビット線対BL, /BLがそれぞれ0V(VSS)付近の電位にある場合には、これらのトランジスタが導通しない特性を利用、換言すれば不感帯を生成してデータの破壊を防ぐことができる。

[0046]

従って、上記のような構成の強誘電体メモリによれば、サイクル時間の長時間 ・ 化やレイアウト面積の増大を招くことなく、メモリセルから読み出されたデータ を再書き込みする際のデータの劣化を防ぐことができ、データの読み出しマージ ンを確保できる。

[0047]

[第2の実施の形態]

図4は、この発明の第2の実施の形態に係る強誘電体メモリについて説明する ためのもので、強誘電体メモリの読み出し動作に関係する要部を抽出して示す回 路図である。上述した第1の実施の形態では、1ビットのデータを1つのセルト ランジスタと1つの強誘電体キャパシタを用いて記憶する1T1C構成の強誘電 体メモリに適用したのに対し、本第2の実施の形態は1ビットのデータを2つのトランジスタと2つの強誘電体キャパシタを用いて記憶する、いわゆる2T2C 構成の強誘電体メモリに適用したものである。

[0048]

すなわち、ビット線BLには、セルトランジスタCT1と強誘電体キャパシタFC1とを有するメモリセルMC1が接続され、ビット線/BLには、セルトランジスタCT2と強誘電体キャパシタFC2とを有するメモリセルMC2が接続されている。上記セルトランジスタCT1、CT2の電流通路の一端はそれぞれビット線対BL、/BLに接続され、その他端は強誘電体キャパシタFC1、FC2の一方の電極にそれぞれ接続され、各々のゲートはワード線WLに共通接続される。また、上記強誘電体キャパシタFC1、FC2の他方の電極は、プレート線PLに共通接続されている。そして、上記一対のメモリセルMC1、MC2に、相補的なデータが記憶されるようになっている。

[0049]

他の構成は図1と同様であるので、図4において図1と同一構成部分には同じ 符号を付してその詳細な説明は省略する。

[0050]

図5は、上記図4に示した回路部の動作波形を示すタイミングチャートである。本実施の形態においては、従来技術(図7)や第1の実施の形態(図1)に示したダミーセルDMC(ダミーワード線DWLや基準電圧源VREF)は不要であり、ビット線対BLと/BLが相補的な電位に設定される。

[0051]

このような構成の場合も、カラム選択ゲートをNMOSトランジスタで構成すると、カラム選択ゲートが活性化した際にビット線対の "L" レベル側の電位が $0 \ V + \Delta V$ となり、 "0" データの書き込み電圧すなわちメモリセルキャパシタ F C にかかる電圧が理想的な - V A A よりも小さくなってしまう。

[0052]

そこで、本第2の実施の形態も第1の実施の形態と同様に、カラム選択ゲートをPMOSトランジスタQ13,Q14で構成している。これによって、PL=

"H"レベルの期間においてカラム選択ゲートが活性化した際にビット線BLまたは/BLの"L"レベル側の電位が上昇するのを避け、強誘電体キャパシタFCに理想的な信号量のデータを再書き込みすることができる。

[0053]

[第3の実施の形態]

図6は、この発明の第3の実施の形態に係る強誘電体メモリについて説明するためのもので、強誘電体メモリの要部を抽出して示す回路図である。本実施の形態は複数のメモリセルアレイでカラム選択信号/CSが共有されている例を示している。

[0054]

すなわち、本実施の形態に示した強誘電体メモリは、上述した第1,第2の実施の形態と同様に、メモリセルアレイMCAi,MCAj,…が非活性状態になっている時のビット線対BL,/BLのプリチャージ電位は0Vとなっている。一方、データ線対DQ,/DQのプリチャージ電位も0Vである。従って、非活性のメモリセルアレイMCAi,MCAj,…、すなわちビット線対BL,/BL及びデータ線対DQ,/DQがともに0Vにプリチャージされている状態でカラム選択信号/CSが活性化され、ビット線対BL,/BLとデータ線対DQ,/DQが選択的に接続されても問題ない。この特性を利用して、本実施の形態ではカラム選択線CSLを複数のメモリセルアレイMCAi,MCAj,…で共有している。

[0055]

これによりカラム選択信号/CSの発生回路、すなわちカラムデコーダ回路を 複数のメモリセルアレイMCAi, MCAj, …で共有できるのでチップ面積を 小さくすることができる。

[0056]

なお、図6では、1ビットのデータを1つのセルトランジスタと1つの強誘電体キャパシタを用いて記憶する1T1C構成の強誘電体メモリを例に取って示したが、2T2C構成の強誘電体メモリにも適用できるのは勿論である。

[0057]

また、上記第3の実施の形態では、複数のメモリセルアレイでカラム選択線C SLを共用する場合を例に取って説明したが、メモリセルアレイ中の複数のブロック、あるいは複数のサブアレイにも同様に適用できるのは勿論である。

[0058]

上述したように、この発明の各実施の形態に係る強誘電体メモリによれば、サイクル時間の長時間化やレイアウト面積の増大を招くことなく、メモリセルから読み出されたデータを再書き込みする際のデータの劣化を防ぐことができ、データの読み出しマージンを確保できる。

[0059]

以上第1乃至第3の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

[0060]

【発明の効果】

以上説明したように、この発明によれば、サイクル時間の長時間化やレイアウト面積の増大を招くことなく、メモリセルから読み出されたデータを再書き込みする際のデータの劣化を防ぐことができ、データの読み出しマージンを確保できる強誘電体メモリが得られる。

【図面の簡単な説明】

- 【図1】 この発明の第1の実施の形態に係る強誘電体メモリについて説明するためのもので、強誘電体メモリの読み出し動作に関係する要部を抽出して示す回路図。
 - 【図2】 図1に示した強誘電体メモリの動作波形を示すタイミングチャー

10

- 【図3】 図1に示した強誘電体メモリにおけるデータ読み出し後の再書き込み動作について説明するためのもので、(a)図はメモリセルへの"0"データの書き込み電圧について説明するための各電位関係を示す回路図、(b)図はメモリセルへの"1"データの書き込み電圧について説明するための各電位関係を示す回路図。
- 【図4】 この発明の第2の実施の形態に係る強誘電体メモリについて説明 するためのもので、強誘電体メモリの読み出し動作に関係する要部を抽出して示 す回路図。
 - 【図5】 図4に示した回路部の動作波形を示すタイミングチャート。
- 【図6】 この発明の第3の実施の形態に係る強誘電体メモリについて説明 するためのもので、強誘電体メモリの要部を抽出して示す回路図。
- 【図7】 従来の強誘電体メモリの読み出し動作に関係する要部を抽出して示す回路図。
 - 【図8】 図7に示した回路部の動作波形を示すタイミングチャート。
- 【図9】 従来の強誘電体メモリにおいて、メモリセルへの"0"データの書き込み電圧について説明するための各電位関係を示す回路図。


【符号の説明】

MC, MC1, MC2, MCi, MCj…メモリセル、DMC, DMCi, DMCj…グミーセル、SA, SAi, SAj…センスアンプ、WL…ワード線、DWL…グミーワード線、BL, /BL…ビット線、PL…プレート線、DQ, /DQ…データ線、VREF…基準電圧源、/CS…カラム選択信号、Q13, Q13i, Q13j…Pチャネル型MOSトランジスタ(第1のカラム選択ゲート)、Q14, Q14i, Q14j…Pチャネル型MOSトランジスタ(第2のカラム選択ゲート)、Q15, Q16…Nチャネル型MOSトランジスタ(Nチャネル型の第1, 第2のMOSトランジスタ)、DCT…Nチャネル型MOSトランジスタ(Nチャネル型の第3のMOSトランジスタ)、BLPRE…ビット線プリチャージ信号、DQPRE…データ線プリチャージ信号、IOC…I/O回路,MCAi, MCAj…メモリセルアレイ。


【書類名】


図面


【図1】




[図2]









【図4】



【図5】




【図6】




【図7】

, 4



【図8】



【図9】

PL=VAA WL BL=Vss+ \(\Delta V \) (disturbed by CS active)

"0"data

problem on "0"data read



【書類名】

要約書

【要約】

【課題】サイクル時間の長時間化やレイアウト面積の増大を招くことなく、メモリセルから読み出されたデータを再書き込みする際のデータの劣化を防ぐことができ、読み出しマージンを確保できる強誘電体メモリを提供する。

【解決手段】強誘電体メモリにおけるカラム選択ゲートを、Pチャネル型MOSトランジスタQ11,Q12のみで構成し、カラム選択信号/CSをロウレベルに設定し、データ線DQを0Vに設定した状態で、メモリセルMCからビット線BLにデータを読み出し、センスアンプSAで増幅して保持した電位を、カラム選択ゲートを介してデータ線に転送することを特徴としている。ビット線からデータ線にデータを転送する際に、ビット線とデータ線がそれぞれ0V付近の電位にあるときにPチャネル型MOSトランジスタが導通しない特性を利用して、不感帯を生成してデータの破壊を防ぐことができる。

【選択図】 図1



特願2003-114723

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由]

1990年 8月22日

更理由] 新規登録住 所 神奈川県

神奈川県川崎市幸区堀川町72番地

氏 名 株式会社東芝

2. 変更年月日 [変更理由]

2001年 7月 2日

住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝